⑲ 日本国特許庁(JP)

10特許出願公開

⑩公開特許公報(A)

昭60-171822

@Int.CI.4

織別記号

庁内整理番号

母公開 昭和60年(1985)9月5日

H 03 H 9/17

7190-5J

審査請求 未請求 発明の数 1 (全3頁)

公発明の名称 圧電薄膜共振子

❷特 顧 昭59-25980

29出 願 昭59(1984)2月16日

⁶⁰ 発 明 者 児 玉 利 一

川崎市幸区小向東芝町 1 東京芝浦電気株式会社総合研究

所内

の出願人 株式会社東芝

川崎市幸区堀川町72番地

⑩代 理 人 弁理士 則近 憲佑 外1名

朝 超 客

1. 発明の名称

圧電導膜共振子

2. 特許請求の範囲

半導体組品基板を扱動板の支持部材とする圧電 . 薄膜共振子にかいて、前配半導体組品基板上に一 組または多層の誘電体膜を設け、その誘電体層の 実効的厚みが、場所により異なるととを特徴とす る圧電散解共振子。

3. 発明の詳細な説明

(発明の技術分野)

本発明は、シリコン基板上に圧電性構度を形成するとともに、圧電性構築と対向するシリコン基板の他面に異方性エッチング処理等で凹部を形成した高周波用がイアフラム型圧電共振子に関する。(発明の技術的背景とその問題点)

従来から圧電体基板の厚み掘動を利用した圧電 共振子が実用化されているが、とのような厚み振動を利用した業子では構造上圧電器板の厚みを数 10μm以下にするととは困難であり、基本動作局

彼数としては百MHs以下でもった。しかし近年 百MHz以上の高い角波数で動作可能なダイヤフ ラム型圧包共扱子が報告されている。その一例と して、第1 図に 2mO/810, /8i ダイヤフラム 構造の圧電共振子の基本構造例を示す。とのよう たダイヤヲラム型圧電共振子は、一般に次のよう な比較的簡単を工程で作られる。まず8(1)を鏡 面研摩した後、ウェーハの両面に熱酸化等により 910, 膜(2), (3)を形成する。次にウェーハ製面の 810. 膜(3)の一部をエッチングにより除去する。 その後、残存したSIO。膜を保護膜として、SI 眉を選択性エッチングする。この選択性エッチン グは81 基板上部の810。膜口まで達すると停止 する。とのようにして形成された810. /81 ダ イヤッラム上に励振用下部電極(4)を金属の蒸漕で 形成し、更に十数×m程度のZnO、AeN等の圧 電器艇側をマグネトロンスパッタ法等により形成 し、最上部に励提用上部電極側を蒸着で形成すれ - ぱ、ダイヤフラム型圧電共扱子とたる。

. とのようなダイヤフラム型圧電共扱子は、厚み

特開昭60-171822(2)

從扭動または厚みすべり振動等の電気機能給合係 数が比較的大きくなる振動を用いているため、と の周波数帯で競合する弾性表面波を利用した共振 子と比較して容量比を小さくすることが可能であ り、フィルタを構成した場合広帯域特性が実現し やすいこと、更に弾性表面放とは反射器構造が異 なり、単なる自由面を反射面として用いるととが 出来るため、極めて小形になるとと等の利点があ る。しかし、第1図に示した従来のダイヤフラム 超圧 電振動子には次のようを欠点がある。 つまり その構造上、Si葢板(1)と、下部電極(4)との間に は、キャパシタンス Opi のか存在し、上部電径(6) とSi 基板との間にはキャパシタンスOp. (8)が存 在する。従って、下部電極と上部電極との間には、 扱動系のアドシタンスの他に、とれら2つのキャー パシメンスOp.,Op.とその題の81 基板抵抗Rp (B)が直列接続されたものが相加されるととになる。 との場合の等価回路は、第2図のようになり、と とで L, C, R, Co は 通常の共揺系を表わすインビ ーダンス要素であり、OPは上記2つのキャパシ

タンス Op. ・Op. が置列接続された値で Op = Op.
・Op. /(Op: +Op.) である。 第 1 図から容易
に分かるように、 Op /Oo が大きい程、またw F
Oo Rp (Wr は共振周放数) が小さい程度共振周
放数は低くなり、また反共振点におけるアドミタ
ンスのへとみ量が小さくなるととがわかる。 との
現象は、 ダイヤフラム型圧電共振子を用いてフィ
ルタを構成する場合には、 挿入損の増加、 保証被
接量の劣下等の原因となり大きな問題となる。
(発明の目的)

この発明は上記欠点を解決するために成された もので、寄生容量 Opを小さくし、フィルタを構成した場合挿入損、保証減衰量等の劣下を生じさせない圧電釋膜共扱子を提供するものである。 【発明の無限)

すなわち本発明では、下部電極及び上部電極と SI基板との間のキャパンタンスOp. Op.を小さくするため、電極部とSI基板間の一部に厚い 跨電体層を設けることを特徴とするものである。 [発明の効果]

このような本発明によると、 電極部と 8 1 基板間の容量を低減することができ、フィルタを構成した場合挿入機、 保証被表量等の劣下の生じない 任電存膜共振子を得ることができる。

(発明の実施例)

以下図面を参照して、この発明の説明をする。 第3図は、この発明に任かいて、誘覚体帯図に任かいて、誘覚体帯図に任かいて、誘覚体帯図に基準を 共振子の共協系に関係しない部分ではというを 大きくしてあり、これにより電極部との「基準に の容量体層は、通常のスペッタリング、 圧まり できるといって、 リング、 により ではなずることができる。 この が な が な は な に な が で き む に な が で き む に な が な が な ま し く に は る こ に が い ま の が お ま に は な ミ 10 c 、 A f 2 O c 、 S 1 s N 4 等 が 考えられる。

第3図の突施例では、下部電極(4)及び上部電極 (6)の両方共、厚い誘電体層を介して設けているが どちらか一方の電極のみを厚い誘電体層を設ける よりにしてもよい。また第4図に示すよりに、誘 電体船を圧電将膜を挟むよりに2層に分けて設けても、同様の効果が得られる。

4. 図面の簡単な説明


第1 図は従来の圧電神度共振子の構造を示す断面図、第2 図はその等価回路図、第3 図は本発明による圧電神膜共振子の一実施例を示す断面図、第4 図は本発明の他の実施例を示す断面図である。

1 ··· 半導体結晶基根、 2 · 3 ··· 勝電体、 4 ··· 下都電框、 5 ··· 圧電釋膜、 6 ··· 上部電框。


代理人 弁理士 則 近 惣 佑 (ほか1名)

特開昭60-171822(3)










第 2 数



\$5 4 f⊠1

